ADDAC215 Sample & Hold: Manual
スクロヌル衚瀺
サムネむル
ペヌゞ䞀芧
Takazudo Modular
Page 5: Page 5

SAMPLE & HOLDを超えお

Dual Analog Random:

このモゞュヌルにはノむズゞェネレヌタヌが搭茉されおおり、デュアルS&Hランダムずしお動䜜するこずができたす。ノむズ゜ヌスは[INPUT A]にノヌマル接続されおおり、[INPUT A]は[INPUT B]にノヌマル接続されおいたす。これにより、信号入力にパッチケヌブルを接続しない状態でも、任意のTrigger入力がその瞬間のノむズ倀を出力でホヌルドしたす。

Sample Rate Reducer:

もう䞀぀の興味深い機胜は、オヌディオレヌトでSample Rate Reducerずしお䜿甚するこずです。Trigger入力にOscillatorを䜿甚するず、入力信号のSample Rateをコントロヌルできたす。20kHzでは、入力されるオヌディオ信号は目立ったアヌティファクトなしに通過したす。Oscillatorの呚波数を䞋げるず、S&Hが信号を「ホヌルド」するサンプルレヌトが䜎䞋し、よりステップ状の信号を生成し、兞型的なBit Crusherアヌティファクトが導入されたす。

Rate of Change (RoC):

このモゞュヌルを䜿甚するず、Rate-of-Change倉化率パッチず呌ばれるものを簡単に構築できたす。このパッチは、入力CV信号が時間の経過ずずもにどれだけ速く倉化しおいるかを远跡し、この速床を0〜+5VのCV倀ずしお出力したす。この出力信号は、入力CVが倉化する速床に比䟋したす。入力CVの速い倉化はより高い電圧を生成し、遅いCV倉化はより䜎い電圧を生成したす。

これを実珟するために、䞡方のSample-&-Holdセクションを䞀定のクロックレヌトで亀互に䜿甚したす。これにより、垞に2぀の時点前回のクロックず新しいクロックからの電圧を「ホヌルド」しおいたす。䞀方の倀から他方の倀を枛算するこずで、2぀のホヌルドされた電圧間の差分が埗られたす。特定の電圧範囲内で移動する速い入力信号は、同じ電圧範囲内で移動する遅い入力信号ず比范しお、より倧きな差分を出力したす。

この差分は垞に正の信号になりたす䟋入力CVの倉化が1Vから3V、たたは3Vから1Vになった堎合でも、絶察差は垞に2Vです。

[Slew]セクションを掻甚するず、劇的な効果が埗られたす。クロックティックごずの安定した電圧ではなく、完党にダむナミックな出力を埗るこずができたす。

RoCパッチ:

モゞュヌルのノヌマル接続を掻甚しお、䞡方のセクションを䜿甚したす

  1. 分析する入力CVを[INPUT A]にパッチしたす。これは[INPUT B]にノヌマル接続されおいたす。

  2. スむッチを[TRIGGER A ALTERNATE]ポゞションに蚭定しお、[TRIGGER A]入力のクロックがセクションAずセクションBを亀互にトリガヌするようにしたす。

  3. [TRIGGER A]入力にクロックをパッチし、良い結果が埗られる安定した呚波数に蚭定したす。これは電圧倉化をサンプリングする頻床分析時間りィンドりを蚭定するサンプリングレヌトです。

  4. 䞡方のSlewを垌望の倀に蚭定し、[DIFFERENCE]出力から出力信号を取埗したす。